對(duì)於臺(tái)灣機(jī)械設(shè)備與材料產(chǎn)業(yè)而言,這既是被動(dòng)應(yīng)對(duì)全球變動(dòng)的必要策略,也是主動(dòng)從「設(shè)備/材料出口」轉(zhuǎn)型為「高階封裝整合生態(tài)系統(tǒng)供應(yīng)商」的千載機(jī)會(huì)。
在當(dāng)前全球半導(dǎo)體製造面臨諸多挑戰(zhàn)的環(huán)境下,臺(tái)灣在「先進(jìn)封裝/異質(zhì)整合」、「3D Fabric/CoPoS(Chip-on-Package/System)」、「EUV材料國(guó)產(chǎn)化」三大領(lǐng)域扮演愈來愈關(guān)鍵的角色。面對(duì)美國(guó)對(duì)等疊加關(guān)稅、日?qǐng)A持續(xù)貶值、供應(yīng)鏈地緣政治變動(dòng),以及全球晶圓代工設(shè)備需求爆發(fā),半導(dǎo)體與電子設(shè)備領(lǐng)域已成為臺(tái)灣機(jī)械設(shè)備與材料業(yè)「唯一成長(zhǎng)的動(dòng)力來源」。
本文將從三個(gè)核心維度深入探討:1.異質(zhì)整合:新一代運(yùn)算架構(gòu)的核心;2.核心材料的供應(yīng)鏈自主;3.技術(shù)挑戰(zhàn)與研發(fā)方向,並聚焦臺(tái)灣產(chǎn)業(yè)如何在CoPoS、3DFabric與EUV材料國(guó)產(chǎn)化中發(fā)揮關(guān)鍵角色。

| 圖一 : 半導(dǎo)體與電子設(shè)備領(lǐng)域已成為臺(tái)灣機(jī)械設(shè)備成長(zhǎng)的動(dòng)力來源。 |
|
異質(zhì)整合:新一代運(yùn)算架構(gòu)的核心
隨著Moore’s Law在傳統(tǒng)2D製程上的成長(zhǎng)放緩,晶片系統(tǒng)整體性能提升的重心逐漸轉(zhuǎn)向「系統(tǒng)級(jí)整合」(system-level integration)與「異質(zhì)整合」(heterogeneous integration)。異質(zhì)整合即將不同功能、不同製程節(jié)點(diǎn)或不同材料的晶粒(chiplets)或模組堆疊、整合,從而打破「單一大型晶片」的瓶頸,以提升頻寬、降低延遲、優(yōu)化功耗並縮小體積。
以TSMC為例,其3DFabric技術(shù)線即提出包括InFO(Integrated Fan-Out)、CoWoS(Chip on Wafer on Substrate)、SoIC(System on Integrated Chips)等多種異質(zhì)/3D整合方案。
其中,SoIC特別強(qiáng)調(diào)「已知良品晶粒」(known-good dies, KGD)混合不同尺寸、不同製程節(jié)點(diǎn)、不同功能模組的垂直堆疊/晶粒間高密度連接,實(shí)現(xiàn)更高效能、更低功耗、更小封裝。
在這樣的脈絡(luò)下,臺(tái)灣產(chǎn)業(yè)鏈具備以下優(yōu)勢(shì):
? 在封裝與測(cè)試(OSAT)領(lǐng)域已具備強(qiáng)大產(chǎn)能與技術(shù)(如 ASE Technology Holding、Powertech Technology等)與製造履歷。相關(guān)報(bào)告指出,臺(tái)灣在2.5D/3D IC、SiP(System-in?Package)、CoPoS 等先進(jìn)封裝領(lǐng)域具備競(jìng)爭(zhēng)力。
? 臺(tái)灣下游封測(cè)體系與設(shè)備/材料業(yè)接近成熟,因而在上游設(shè)備與材料本地化的布局中具備潛力。
此外,異質(zhì)整合中對(duì)設(shè)備與材料的需求頻繁且高度客製,這為臺(tái)灣機(jī)械設(shè)備及材料產(chǎn)商提供了創(chuàng)新機(jī)會(huì)。
異質(zhì)整合的幾個(gè)關(guān)鍵驅(qū)動(dòng)因素
1.頻寬牆(Bandwidth wall)與記憶體牆(Memory wall):在 AI/HPC 系統(tǒng)中,單靠晶片尺寸縮減已難以解決I/O頻寬、記憶體帶寬與功耗問題。通過晶粒堆疊或異質(zhì)晶粒整合,可縮短訊號(hào)傳輸距離、降低寄生電阻/電感,提升整體效能。
2.功耗與延遲需求:垂直或近距離晶粒整合可減少導(dǎo)線長(zhǎng)度、縮短路徑,降低功耗與延遲,是高效能運(yùn)算系統(tǒng)如Data Center、Edge AI的必然選項(xiàng)。
3.製程節(jié)點(diǎn)混用(Heterogeneous Nodes):不必全晶片採(cǎi)用最先進(jìn)製程,某些模組可用成熟節(jié)點(diǎn),但再透過異質(zhì)整合與chiplets策略,達(dá)成系統(tǒng)整體最優(yōu)。這提升了成本效益與設(shè)計(jì)靈活性。
臺(tái)灣在異質(zhì)整合的機(jī)會(huì)與角色
? 臺(tái)灣封裝/測(cè)試平臺(tái)成熟,可作為異質(zhì)整合的「封裝基地」,並藉此驅(qū)動(dòng)上游設(shè)備、材料在地化。
? 機(jī)械設(shè)備業(yè)可針對(duì)晶粒對(duì)晶粒(die-to-die)、晶粒對(duì)基板(die-to-substrate)、晶片對(duì)晶片(wafer-to-wafer)等高密度連接設(shè)備提供支援,如混合鍵合(hybrid bonding)、微凸點(diǎn)(micro-bump)、極細(xì)通孔(TSV)設(shè)備。
? 材料商則可聚焦於異質(zhì)整合相關(guān)的介面材料、導(dǎo)線/通孔填充材料、封裝基板材料、混合鍵合導(dǎo)體/介電材料等。
? 在CoPoS(Chip on Package/System)方面,即光電模組與電子晶片整合(如co-packaged optics)亦為臺(tái)灣未來可高度布局的領(lǐng)域。據(jù) InvestTaiwan 報(bào)告指出,臺(tái)灣正在將Co-Packaged Optics作為下一階段重點(diǎn)發(fā)展項(xiàng)目。
總而言之,異質(zhì)整合已經(jīng)從「封裝只是附屬流程」轉(zhuǎn)變?yōu)椤赶到y(tǒng)架構(gòu)核心」。對(duì)臺(tái)灣而言,這是一條從封測(cè)延伸至設(shè)備、材料的新成長(zhǎng)路徑。
核心材料的供應(yīng)鏈自主
在先進(jìn)封裝與3D/異質(zhì)整合技術(shù)突飛猛進(jìn)的背景下,設(shè)備之外,材料成為系統(tǒng)成功的關(guān)鍵瓶頸之一。這包括封裝材料(如介電填充、微凸點(diǎn)、鍵合材料)、基板材料(先進(jìn)有機(jī)基板、玻璃或矽基板)、鍵合膜/鍵合介面材料、熱管理材料、以及在EUV微影與前端製程中的高純度光阻、薄膜、膜片(pellicle)等。對(duì)臺(tái)灣而言,實(shí)現(xiàn)材料自主、供應(yīng)鏈在地化、降低對(duì)進(jìn)口依賴,是另一項(xiàng)重要戰(zhàn)略。
臺(tái)灣材料國(guó)產(chǎn)化的現(xiàn)況
TSMC指出已透過創(chuàng)新商業(yè)模式協(xié)助本地化光阻供應(yīng)鏈:其在臺(tái)租借曝光設(shè)備予光阻供應(yīng)商,以降低其設(shè)廠成本,並於2021年在臺(tái)建置首座 EUV光阻廠。至 2022年4月,其年產(chǎn)量突破千瓶以上,年產(chǎn)值達(dá)新臺(tái)幣十億元。
媒體報(bào)導(dǎo)指出,臺(tái)灣原先高度依賴進(jìn)口高階材料(包括EUV光阻、特用氣體/化學(xué)品、pellicle薄膜等),而正逐步朝「local-to-local」方向轉(zhuǎn)型。
Everlight Chemical(永光化學(xué))為例,其於臺(tái)灣設(shè)立EUV光阻產(chǎn)線並獲益於TSMC政策支持。
在EUV遮膜(pellicle)市場(chǎng),全球規(guī)模預(yù)計(jì)2024年約5.58億美元,且未來五年年複合成長(zhǎng)率(CAGR)可達(dá)約14.4%。亞洲太平洋區(qū)域佔(zhàn)比超過65%。

| 圖二 : 臺(tái)灣半導(dǎo)體產(chǎn)業(yè)的希望就建立在整體半導(dǎo)體供應(yīng)鏈的完備。 |
|
臺(tái)灣材料自主所面臨的兩大核心瓶頸
極致純度與極限製程要求:先進(jìn)封裝與EUV製程所用材料,對(duì)雜質(zhì)、介電常數(shù)、導(dǎo)熱係數(shù)、黏結(jié)強(qiáng)度、熱膨脹係數(shù)、可靠度穩(wěn)定性等要求極高。例如EUV光阻需能抵抗深紫外/13.5 nm波長(zhǎng)輻射、極低曝光劑量且大幅延長(zhǎng)壽命。臺(tái)灣材料廠需達(dá)到ppb級(jí)雜質(zhì)控制、強(qiáng)大可靠度驗(yàn)證能力。
長(zhǎng)期客戶驗(yàn)證週期:半導(dǎo)體材料從試樣到量產(chǎn)、再到客戶良率爬坡與穩(wěn)定,往往需長(zhǎng)時(shí)間積累,尤其是封裝材料若出現(xiàn)微小變異即可能影響封裝良率或堆疊可靠度。因此臺(tái)灣材料業(yè)者在面對(duì)國(guó)際大廠資格認(rèn)證、可靠度量測(cè)、材料數(shù)據(jù)庫(kù)建置上仍需投入大量資源。
機(jī)會(huì)與策略建議
臺(tái)灣可強(qiáng)化下游封測(cè)主導(dǎo)、上游材料驅(qū)動(dòng)的模式:因?yàn)榕_(tái)灣在封裝與測(cè)試佔(zhàn)據(jù)全球重要地位,可以反向驅(qū)動(dòng)上游設(shè)備與材料在地化。換言之,先由封裝客戶需求拉動(dòng)材料在臺(tái)生產(chǎn),再推展至機(jī)械設(shè)備業(yè)。
區(qū)域化供應(yīng)鏈、降低進(jìn)口風(fēng)險(xiǎn):如您提及,美國(guó)對(duì)等疊加關(guān)稅、日?qǐng)A持續(xù)貶值皆對(duì)進(jìn)口成本造成挑戰(zhàn),臺(tái)灣若能建立本土材料供應(yīng)鏈,將提升抵禦匯率/關(guān)稅風(fēng)險(xiǎn)能力。
強(qiáng)化與大廠協(xié)作、共建驗(yàn)證平臺(tái):例如TSMC已在臺(tái)租借曝光設(shè)備給材料廠,提供驗(yàn)證平臺(tái),這為臺(tái)灣材料廠降低設(shè)備門檻與驗(yàn)證風(fēng)險(xiǎn)。臺(tái)灣產(chǎn)業(yè)可進(jìn)一步推動(dòng)聯(lián)盟、共同驗(yàn)證中心。
聚焦高附加值材料領(lǐng)域:在封裝、先進(jìn)封裝與EUV材料中,進(jìn)入門檻雖高,但利潤(rùn)與鎖定效益也高;臺(tái)灣材料業(yè)可從高度差異化、客製化材料切入。
推動(dòng)國(guó)產(chǎn)設(shè)備與材料同步開發(fā):由於許多封裝需求為高度客製化,材料與設(shè)備設(shè)計(jì)可同步,形成臺(tái)灣機(jī)械設(shè)備與材料業(yè)共同成長(zhǎng)的生態(tài)系。
在「機(jī)械設(shè)備業(yè)幾乎成為全村的希望」的背景下,材料的自主顯然是下一個(gè)突破口。而臺(tái)灣在該鏈中所處的位置正具備「下游主導(dǎo)+上游反向拉動(dòng)」的結(jié)構(gòu)優(yōu)勢(shì)。
技術(shù)挑戰(zhàn)
最重要的就是混合鍵合(Hybrid Bonding)與晶片堆疊/晶圓堆疊關(guān)鍵技術(shù)異質(zhì)整合中,晶片對(duì)晶片、晶片對(duì)晶圓、晶圓對(duì)晶圓堆疊皆需極高密度連接(例如bond pitch從亞 10 μm 甚至亞 1 μm 級(jí))、低接觸電阻、低寄生電感/電容、良好的熱管理與可靠度控制。
未來研發(fā)方向
上述兩大維度已清晰描繪出臺(tái)灣在異質(zhì)整合與材料自主中的潛力,但要真正落實(shí)並搶佔(zhàn)機(jī)會(huì),仍面臨多項(xiàng)技術(shù)挑戰(zhàn)與研發(fā)方向。
技術(shù)挑戰(zhàn)
1.混合鍵合(Hybrid Bonding)與晶片堆疊/晶圓堆疊關(guān)鍵技術(shù)
異質(zhì)整合中,晶片對(duì)晶片(die-to-die)、晶片對(duì)晶圓(die-to-wafer)、晶圓對(duì)晶圓(wafer-to-wafer)堆疊皆需極高密度連接(bond pitch從亞10 μm 甚至亞1 μm級(jí))、低接觸電阻、低寄生電感/電容、良好的熱管理與可靠度控制。
而這類鍵合工藝對(duì)設(shè)備、材料、製程控制、良率都提出極高挑戰(zhàn)。例如:對(duì)鍵合面平坦度、清潔度、微凸點(diǎn)對(duì)齊、鍵合熱應(yīng)力控制、封裝完整可靠性測(cè)試等。
2.先進(jìn)封裝良率曲線與客製化需求高
新興封裝技術(shù)(如3DFabric、CoPoS、Fan-Out Panel-Level Packaging)尚處?kù)犊焖俚冢菢?biāo)準(zhǔn)化、需求高度客製,使得量產(chǎn)良率、設(shè)備穩(wěn)定性、材料可靠度仍具變數(shù)。這也意味著設(shè)備/材料廠商需具備更高的研發(fā)彈性與抗風(fēng)險(xiǎn)能力。
3.超高純度材料/極限製程要求
如前所述,從EUV光阻、pellicle、鍵合膜、再到微凸點(diǎn)填充材料、基板材料,各項(xiàng)皆需極致純度、薄膜一致性、熱機(jī)械穩(wěn)定性、可靠度數(shù)據(jù)。對(duì)於臺(tái)灣材料業(yè)而言,從進(jìn)口代工到自主開發(fā),仍需長(zhǎng)鏈條投入。
4.製程節(jié)點(diǎn)分散與不同材料整合的熱機(jī)械失配
在異質(zhì)整合中,不同晶粒與材料、不同製程節(jié)點(diǎn)常存於同一封裝模組內(nèi)。不同的熱膨脹係數(shù)(CTE)、製程應(yīng)力、封裝變形等均可能影響可靠度。這要求設(shè)計(jì)、製程與材料協(xié)同優(yōu)化。
5.設(shè)備/材料同步開發(fā)的生態(tài)鏈建構(gòu)
新封裝技術(shù)的需求往往不是單一設(shè)備或單一材料可解決,而是設(shè)備+材料+製程+設(shè)計(jì)整合。臺(tái)灣機(jī)械設(shè)備廠、材料供應(yīng)商、封裝/測(cè)試服務(wù)商、封裝模組設(shè)計(jì)方需打造跨領(lǐng)域協(xié)作機(jī)制。
未來研發(fā)方向
發(fā)展更高密度鍵合技術(shù):包括鍵合pitch縮至亞1 μm 、降低鍵合接觸電阻與寄生效應(yīng)、提升鍵合良率與堆疊技術(shù)成熟度。可聚焦於微凸點(diǎn)技術(shù)、混合鍵合(metal/interface+direct bonding)、鍵合材料耐熱/熱擴(kuò)散性能優(yōu)化。
推進(jìn)Panel-Level Packaging(PLP)與大型玻璃基板封裝:由於晶片尺寸愈來愈大、I/O愈來愈多,傳統(tǒng)圓形矽晶圓封裝面臨成本與尺寸瓶頸。採(cǎi)用玻璃或馬賽克面板(panel)可提升產(chǎn)量、降低成本。臺(tái)灣機(jī)械設(shè)備、材料業(yè)可切入FOPLP(Fan-Out Panel Level Packaging)與玻璃基板封裝相關(guān)技術(shù)。
材料創(chuàng)新:包括高效鍵合膜、低介電常數(shù)填充、導(dǎo)熱新材料、EUV 相關(guān)薄膜與薄膜疲勞可靠度提升。如鍵合膜在高溫、高壓下的可靠性、微凸點(diǎn)填充在高頻/高功率環(huán)境下的可靠度、熱路徑優(yōu)化材料、EUV pellicle材料改進(jìn)(高透過率、低應(yīng)力、高耐用度)等。臺(tái)灣可從材料製造、表面處理、可靠度測(cè)試平臺(tái)著手。
? 在異質(zhì)整合方面,臺(tái)灣可聚焦於高密度晶粒堆疊、鍵合技術(shù)與系統(tǒng)級(jí)封裝能力,成為新一代運(yùn)算架構(gòu)重要的一環(huán)。
? 在核心材料自主方面,臺(tái)灣已具備封裝/測(cè)試下游優(yōu)勢(shì),並透過TSMC等大廠帶動(dòng)光阻、鍵合膜、pellicle等材料供應(yīng)鏈本地化,雖仍受純度與驗(yàn)證週期瓶頸限制,但機(jī)會(huì)明確。
? 在技術(shù)挑戰(zhàn)與研發(fā)方向方面,臺(tái)灣機(jī)械設(shè)備與材料業(yè)需迎戰(zhàn)高密度鍵合、面板封裝、材料創(chuàng)新、可靠度爬坡、系統(tǒng)設(shè)計(jì)共演化、供應(yīng)鏈風(fēng)險(xiǎn)管理、人才與量產(chǎn)能力提升等多項(xiàng)挑戰(zhàn)。
結(jié)語
總結(jié)而言,面對(duì)全球?qū)Φ券B加關(guān)稅、日?qǐng)A持續(xù)貶值、全球半導(dǎo)體設(shè)備市場(chǎng)高度成長(zhǎng)的情況,臺(tái)灣在「機(jī)械設(shè)備」與「材料」端的角色比以往更加關(guān)鍵。以「先進(jìn)封裝/異質(zhì)整合」為切入點(diǎn),臺(tái)灣可透過下游封測(cè)優(yōu)勢(shì)反向驅(qū)動(dòng)上游設(shè)備與材料在地化;同時(shí),在CoPoS、3DFabric與EUV材料國(guó)產(chǎn)化中扮演關(guān)鍵角色。
對(duì)於臺(tái)灣機(jī)械設(shè)備與材料產(chǎn)業(yè)而言,這既是被動(dòng)應(yīng)對(duì)全球變動(dòng)的必要策略,也是主動(dòng)從「設(shè)備/材料出口」轉(zhuǎn)型為「高階封裝整合生態(tài)系統(tǒng)供應(yīng)商」的千載機(jī)會(huì)。「全村的希望」不再只是設(shè)備組裝,而應(yīng)該延伸至設(shè)備+材料+模組+封裝+服務(wù)的整體價(jià)值鏈。針對(duì)半導(dǎo)體設(shè)備技術(shù)革命與材料演進(jìn)—臺(tái)灣正處?kù)哆@場(chǎng)變革的關(guān)鍵交叉點(diǎn)。